• Citer

Design and Sign-off Methodologies for Wafer-To-Wafer Bonded 3D-ICs at Advanced Nodes (invited)

par Sisto, Giuliano ;Chen, Rongmei;Chou, Richard;Van Der Plas, Geert;Beyne, Eric;Metcalfe, Rod;Milojevic, Dragomir
Référence International Workshop on System Level Interconnect Prediction, SLIP, 2021-November, page (17-23)
Publication Publié, 2021-11-01

Article révisé par les pairs

• Accès en ligne
• Détails
• Contenu
• Statistiques

Titre:	Design and Sign-off Methodologies for Wafer-To-Wafer Bonded 3D-ICs at Advanced Nodes (invited)
Auteur:	Sisto, Giuliano; Chen, Rongmei; Chou, Richard; Van Der Plas, Geert; Beyne, Eric; Metcalfe, Rod; Milojevic, Dragomir
Informations sur la publication:	International Workshop on System Level Interconnect Prediction, SLIP, 2021-November, page (17-23)
Statut de publication:	Publié, 2021-11-01
Sujet CREF:	Généralités
Mots-clés:	3DIC
	EDA
	Optimization
	Physical design
	SoC
Note générale:	SCOPUS: cp.p
Langue:	Anglais
Identificateurs:	urn:issn:1544-5631
	info:doi/10.1109/SLIP52707.2021.00011
	info:scp/85124707848