• Citer

Toward Fine-Grained Partitioning of Low-Level SRAM Caches for Emerging 3D-IC Designs

par Das, Sudipta;Kumari, Bhawana;Sahoo, Siva Satyendra;Chen, Yukai;Myers, James;Milojevic, Dragomir ;Biswas, Dwaipayan;Ryckaert, Julien
Référence IEEE Journal on Exploratory Solid-State Computational Devices and Circuits, 10, page (67-74)
Publication Publié, 2024-09-26

Article révisé par les pairs

• Accès en ligne
• Détails
• Contenu
• Statistiques

Titre:	Toward Fine-Grained Partitioning of Low-Level SRAM Caches for Emerging 3D-IC Designs
Auteur:	Das, Sudipta; Kumari, Bhawana; Sahoo, Siva Satyendra; Chen, Yukai; Myers, James; Milojevic, Dragomir; Biswas, Dwaipayan; Ryckaert, Julien
Informations sur la publication:	IEEE Journal on Exploratory Solid-State Computational Devices and Circuits, 10, page (67-74)
Statut de publication:	Publié, 2024-09-26
Sujet CREF:	Généralités
Mots-clés:	3-D integrated circuit (3D-IC)
	ARM
	array under CMOS (AuC)
	mobile computing
	monolithic integration
	partitioning
	sequential integration
	static RAM (SRAM) design
	through-silicon-via (TSV)/bump pitch
Note générale:	SCOPUS: ar.j
Langue:	Anglais
Identificateurs:	urn:issn:2329-9231
	info:doi/10.1109/JXCDC.2024.3468386
	info:scp/85206082588