• Citer

System exploration and technology demonstration of 3D Wafer-to-Wafer integrated STT-MRAM based caches for advanced Mobile SoCs

par Perumkunnil, Manu;Yasin, Farrukh;Rao, Siddharth;Salahuddin, Shairfe Muhammad;Milojevic, Dragomir ;Van Der Plas, Geert;Ryckaert, Julien;Beyne, Eric;Furnemont, Arnaud;Kar, Gouri Sankar
Référence Technical Digest - International Electron Devices Meeting, IEDM, 2020-December, page (15.4.1-15.4.4), 9372046
Publication Publié, 2020-12-01

Article révisé par les pairs

• Accès en ligne
• Détails
• Contenu
• Statistiques

Titre:	System exploration and technology demonstration of 3D Wafer-to-Wafer integrated STT-MRAM based caches for advanced Mobile SoCs
Auteur:	Perumkunnil, Manu; Yasin, Farrukh; Rao, Siddharth; Salahuddin, Shairfe Muhammad; Milojevic, Dragomir; Van Der Plas, Geert; Ryckaert, Julien; Beyne, Eric; Furnemont, Arnaud; Kar, Gouri Sankar
Informations sur la publication:	Technical Digest - International Electron Devices Meeting, IEDM, 2020-December, page (15.4.1-15.4.4), 9372046
Statut de publication:	Publié, 2020-12-01
Sujet CREF:	Chimie des solides
	Métallurgie
	Physique de l'état solide
	Electronique et électrotechnique
	Physique de l'état condense [struct., électronique, etc.]
	Physique de l'état condense [struct., propr. thermiques, etc.]
	Physique de l'état condense [supraconducteur]
Note générale:	SCOPUS: cp.p
Langue:	Anglais
Identificateurs:	urn:issn:0163-1918
	info:doi/10.1109/IEDM13553.2020.9372046
	info:scp/85102960091