3D SoC integration, beyond 2.5D chiplets

;Van Der Plas, Geert ;Beyer, Gerald
Référence Technical Digest - International Electron Devices Meeting, IEDM, 2021-December, page (3.6.1-3.6.4)
Publication Publié, 2021-11-01

Article révisé par les pairs

Documents en relation

DI-fusion

Fine-pitch 3D system integration and advanced CMOS nodes: Technology and system design perspective
par Milojevic, Dragomir , Sisto, Giuliano , Van Der Plas, Geert , Beyne, Eric
Publication 2021-08-01
Imec demonstrates significant performance gains utilizing backside 3D SOC interconnects
par Milojevic, Dragomir , Van Der Plas, Geert , Beyne, Eric
Publication 2022-03-18
Controlling the size and elastic modulus of in-aqueous alginate micro-beads
par Cappello, Jean , Miguet, Jonas , Dewandre, Adrien , Ergot, Lucie , Gabriele, Sylvain , Septavaux, Jean , Scheid, Benoît
Publication 2024-09-01
Thermal analysis of 3D functional partitioning for high-performance systems
par Oprins, Herman , Milojevic, Dragomir , Van Der Plas, Geert , Beyne, Eric
Publication 2021-11-01
Design and Optimization of SRAM Macro and Logic Using Backside Interconnects at 2nm node
par Chen, Rongmei , Sisto, Giuliano , Jourdain, Anne , Hiblot, Gaspard , Stucchi, Michele , Kakarla, N. , Chehab, Bilal , Salahuddin, Shairfe Muhammad , Schleicher, Filip , Veloso, Anabela , Hellings, Geert , Weckx, Pieter , Milojevic, Dragomir , Van Der Plas, Geert , Ryckaert, Julien , Beyne, Eric
Publication 2021-08-01

Référencement	Visibilité	Pérennité	Facilité
Les publications encodées constituent la bibliographie académique de l'Université.	Les documents déposés sont indexés par les moteurs de recherche (Google Scholar,…).	Les documents déposés en open-access sont archivés au sein du réseau de préservation SAFE-PLN (www.safepln.org).	Les listes de publications sont compatibles avec le CV-ULB, le FNRS et accessibles sur le web.